邏輯分析儀是分析待測(cè)裝置(DUT)數(shù)位信號(hào)的常用工具，這使其必須正確地標(biāo)示所有匯流排與信號(hào)，例如，如果DUT有8位元的資料匯流排、8位元的定址匯流排，以及另外8位元的控制信號(hào)，若僅是將信號(hào)標(biāo)示為Sig1到Sig24，則使用者將無(wú)法瞭解這些軌跡的內(nèi)容。
設(shè)定匯流排與信號(hào)時(shí)如果發(fā)生錯(cuò)誤將造成極高的成本負(fù)擔(dān)。例如，如果兩組控制信號(hào)互換，則使用者可能會(huì)獲得錯(cuò)誤的結(jié)論，以為其DUT不正常運(yùn)作，并嘗試修復(fù)不存在的問(wèn)題。
很容易想像如果使用者必須手動(dòng)指定哪個(gè)邏輯分析儀頻道對(duì)應(yīng)每個(gè)信號(hào)的情況下，將很容易出錯(cuò)，尤其是當(dāng)信號(hào)量極大時(shí)。同時(shí)，在邏輯分析儀上設(shè)定50組以上的信號(hào)并非不常見，尤其有可能要設(shè)定上千組信號(hào)。因此，設(shè)定邏輯分析儀上的匯流排與信號(hào)是數(shù)位除錯(cuò)的關(guān)鍵作業(yè)。幸運(yùn)的是，現(xiàn)有的策略已經(jīng)可以大符簡(jiǎn)化這個(gè)流程，并降低錯(cuò)誤發(fā)生的機(jī)會(huì)。
浮動(dòng)導(dǎo)線的「一次一個(gè)」法
浮動(dòng)導(dǎo)線是邏輯分析儀與DUT之間的傳統(tǒng)連接方式。每組導(dǎo)線會(huì)將DUT中的單一信號(hào)連接到邏輯分析儀中的單一頻道。避免錯(cuò)誤的最佳方法是指派兩名工程師，一位從事浮動(dòng)導(dǎo)線與個(gè)別信號(hào)間的實(shí)體接線作業(yè)，另一位則負(fù)責(zé)設(shè)定邏輯分析儀GUI中的信號(hào)。圖1為Agilent 16900A邏輯分析儀中匯流排/信號(hào)設(shè)定標(biāo)籤的范例畫面。第一位工程師坐在附有原理圖的DUT前，如此他們才知道每個(gè)信號(hào)的實(shí)際位置。每當(dāng)他們連接一組導(dǎo)線時(shí)，他們會(huì)報(bào)出邏輯分析儀接線盒、頻道與信號(hào)名稱。第二位工程師立刻將每個(gè)信號(hào)輸入GUI，并回報(bào)邏輯分析儀接盒、頻道與信號(hào)，讓第一位工程師進(jìn)行驗(yàn)證，并繼續(xù)這個(gè)程序直到所有信號(hào)都設(shè)定完畢為止。
一次輸入一組信號(hào)的過(guò)程可能有點(diǎn)繁雜，但這是因?yàn)閰R流排的每個(gè)位元都必須以正確的順序輸入(換句話說(shuō)，不可以突然切換匯流排中的第一與第二位元)。邏輯分析儀GUI提供位元順序模式，可讓整個(gè)輸入?yún)R流排位元的過(guò)程變得較為簡(jiǎn)單。在這個(gè)個(gè)案中，當(dāng)使用者輸入每個(gè)匯流排位元時(shí)，位元數(shù)便會(huì)增加，如圖2所示。注意，匯流排的該位元數(shù)也會(huì)清楚地出現(xiàn)。
使用浮動(dòng)導(dǎo)線時(shí)，驗(yàn)證設(shè)定是否正確是非常重要的工作。最簡(jiǎn)單的方法是啟動(dòng)DUT，并觀察匯流排/信號(hào)設(shè)定頁(yè)籤中的活動(dòng)指標(biāo)。注意圖3的紅色雙箭頭，這些表示信號(hào)在高與低之間移動(dòng)。活動(dòng)指標(biāo)是一種快速方法，可判斷電氣連接的所有信號(hào)是否良好(浮動(dòng)導(dǎo)線滑落的情況常常發(fā)生)。同時(shí)，活動(dòng)指標(biāo)可以清楚地指出頻道是否設(shè)定錯(cuò)誤，因?yàn)槲词褂玫念l道可能會(huì)出現(xiàn)活動(dòng)。
匯流排/信號(hào)設(shè)定頁(yè)籤中的另一種簡(jiǎn)易測(cè)試方式是，檢查每個(gè)匯流排與信號(hào)的寬度，如圖1最左欄所示。因?yàn)閰R流排寬度為已知，因此很容易發(fā)現(xiàn)「差一個(gè)」的錯(cuò)誤，例如17位元的匯流排，而不是16位元。最后的驗(yàn)證是開啟DUT執(zhí)行邏輯分析儀，并將其觸發(fā)器設(shè)為「立即」。然后，驗(yàn)證邏輯分析儀上所顯示的每個(gè)信號(hào)形狀是否恰當(dāng)。
接頭
無(wú)法利用浮動(dòng)導(dǎo)線探測(cè)的零件已愈來(lái)愈常見，也因?yàn)檫@個(gè)因素，接頭成為更普及的探測(cè)方式。所謂接頭，是放置在DUT上的某個(gè)零件，可以加速與邏輯分析儀之間的連線，同時(shí)，工程師可以將感興趣的信號(hào)配送到接頭的接腳，而邏輯分析儀探棒則直接插入接頭，目前邏輯分析儀接頭的范例為Mictors與Samtecs。
近來(lái)，業(yè)者推出許多新型的「無(wú)接頭式」探棒，而這些「無(wú)接頭式」探棒可以填塞到DUT，而非接頭，而且它們比接頭擁有更小的電氣影響。然而，針對(duì)討論的目的，接頭與無(wú)接頭式探棒都會(huì)造成相同的匯流排與信號(hào)設(shè)定問(wèn)題。
當(dāng)接頭與焊墊解決了浮動(dòng)導(dǎo)線所無(wú)法提供的電氣信號(hào)存取之際，同時(shí)也出現(xiàn)一個(gè)間接性的問(wèn)題。設(shè)計(jì)DUT的工程師知道該將哪些信號(hào)送到接頭的接腳，因?yàn)樗麄儠?huì)出現(xiàn)在DEA工具(如Agilent EEsof的ADS2004A)所產(chǎn)生的原理圖。但是，邏輯分析儀需要定義邏輯分析儀頻道中的匯流排與信號(hào)，而不是接頭接腳中的信號(hào)，而接頭接腳與邏輯分析儀頻道間的對(duì)應(yīng)并不明顯，圖4能仔細(xì)地說(shuō)明此問(wèn)題。DUT上有個(gè)Mictor接頭，名為J1，工程師將信號(hào)由DUT的另一個(gè)零件配送到接頭的接腳，并讓邏輯分析儀可以取得這些信號(hào)(此范例中，假設(shè)圖4匯流排ADDR的位元0會(huì)被送到接頭J1的第38支接腳)。
在圖5中，Mictor探棒插入接頭J1。探棒插入2個(gè)邏輯分析儀接盒：A1與A2。A1插入「Odd」接盒接線，A2插入「Even」接盒接線(「Odd」與「Even」是Agilent E5346A Mictor探棒判斷兩個(gè)接盒接線的方式)。每個(gè)邏輯分析儀接盒含有頻道0到15，加上一個(gè)時(shí)脈頻道。除了電源與接地接腳之外，此探棒每個(gè)接腳與邏輯分析儀頻道間都有一個(gè)1對(duì)1的對(duì)應(yīng)關(guān)係。例如，接頭J1(J1-5)的第38支接腳會(huì)連接到接盒A1的頻道0，因?yàn)檫@個(gè)接盒被接入E5346A探棒的「Odd」接盒接線。接頭接腳與邏輯分析儀頻道間的完整對(duì)應(yīng)關(guān)係，則於邏輯分析儀的探棒文件中說(shuō)明。
這圖4與圖5清楚地說(shuō)明如何將信號(hào)傳送到接頭接腳，以及如何將接頭連接至邏輯分析儀。然而，匯流排與信號(hào)仍必須透過(guò)匯流排/信號(hào)設(shè)定頁(yè)籤來(lái)定義。這表示工程師仍必須將接頭接腳轉(zhuǎn)為相對(duì)的邏輯分析儀頻道。接頭接腳與邏輯分析儀頻道間的完整對(duì)應(yīng)關(guān)係於邏輯分析儀的探棒文件中有說(shuō)明，因此工程師必須花時(shí)間找到適當(dāng)?shù)奈募⑹謩?dòng)進(jìn)行接頭接腳與邏輯分析儀頻道的轉(zhuǎn)換。這個(gè)程序可以隨處進(jìn)行，由數(shù)分鐘到數(shù)天，視頻道個(gè)數(shù)而定(一位工程師告訴我，那曾經(jīng)花了他2個(gè)星期才完成此特別復(fù)雜系統(tǒng)的作業(yè))。
不過(guò)若舉Agilent 16900A為例，其將接頭接腳與邏輯分析儀頻道對(duì)應(yīng)關(guān)係置入邏輯分析儀GUI本身中，則可以簡(jiǎn)化此問(wèn)題。工程師先指定下列已經(jīng)備妥的資訊：
?所用的探棒型號(hào)(這定義DUT的接頭類型)
?接頭原理圖使用的名稱(以區(qū)別不同的接頭)
?連接到探棒的邏輯分析儀接盒
提供這些資訊后，邏輯分析儀才可以在匯流排/信號(hào)設(shè)定頁(yè)籤中顯示出每個(gè)邏輯分析儀頻道的接頭接腳。這表示工程師不需要進(jìn)行手動(dòng)轉(zhuǎn)換，因?yàn)檫壿嫹治鰞x允許匯流排與信號(hào)規(guī)格可以採(cǎi)用工程師由原理圖中所直接讀到的資訊。這將大大地簡(jiǎn)化整個(gè)程序，并降低錯(cuò)誤機(jī)會(huì)。圖6表示定義E5346A Mictor探棒的范例，而圖7表示匯流排/信號(hào)設(shè)定頁(yè)籤中所顯示的接頭接腳。為確保最佳可能驗(yàn)證，有個(gè)接腳對(duì)應(yīng)視窗會(huì)嘗試著模仿原理圖，圖8則為范例，并注意，其與圖4的相似性。
由ASCII Netlist匯入?yún)R流排與信號(hào)
當(dāng)匯流排/信號(hào)設(shè)定頁(yè)面中的接頭接腳畫面簡(jiǎn)化此流程的同時(shí)，仍存在數(shù)個(gè)手動(dòng)操作步驟，如輸入?yún)R流排/信號(hào)名稱與選擇正確的接腳。這會(huì)花一些時(shí)間，也可能導(dǎo)致錯(cuò)誤。最好的方法是可以直接將由EDA工具所產(chǎn)生的ASCII Netlist匯入?yún)R流排與信號(hào)的資訊。從連線匯入資料，這個(gè)程序會(huì)變成全自動(dòng)化，而且安全。
ASCII Netlists含有接頭接腳的信號(hào)對(duì)應(yīng)(即使也有許多其他內(nèi)部連線資訊)。每個(gè)接頭接腳都會(huì)以檔案及格式「J1-38」來(lái)辨識(shí)，其中J1是接頭，而38是接腳。選定上述所介紹的方法來(lái)定義探棒，則可能可以針對(duì)這些信號(hào)，辨識(shí)出對(duì)應(yīng)至外部接腳與邏輯分析儀的信號(hào)。因此，設(shè)定匯流排與信號(hào)就變成非常簡(jiǎn)單，只需定義邏輯分析儀的探棒，然后指定要匯入的連線檔案即可。
以范例說(shuō)明，考慮ASCII連線的下列數(shù)行：NET /ADDR(0) J1-38
這表示ADDR的位元0對(duì)應(yīng)至接頭J1的接腳38。假設(shè)使用者將J1定義為連接至E5346A邏輯分析儀探棒，而接盒A1接入Odd接線，則信號(hào)會(huì)被連接至接盒A1的頻道0。
這個(gè)相同的程序也可以適用於連線中的所有信號(hào)，即使可能有些信號(hào)沒(méi)有對(duì)應(yīng)到已經(jīng)定義的接頭，這些信號(hào)會(huì)被忽略，因?yàn)樗麄儫o(wú)法被送至外接接腳。簡(jiǎn)而言之，匯入ASCII連線會(huì)將匯流排與信號(hào)的定義直接由EDA工具傳送到邏輯分析儀。
FPGA動(dòng)態(tài)探棒
目前所描述的方法都僅能處理可外部存取的探測(cè)信號(hào)，而FPGA動(dòng)態(tài)探棒，如Agilent B4655A則能允許使用者特測(cè)內(nèi)接至FPGA的信號(hào)。這可以利用在FPGA中放置MUX來(lái)達(dá)到，以便將各內(nèi)部信號(hào)傳送到除錯(cuò)接腳。透過(guò)JTAG與MUX溝通，B4655A允許工程師選擇要將哪組內(nèi)部信號(hào)送到除錯(cuò)接腳。同時(shí)會(huì)自動(dòng)設(shè)定邏輯分析儀中的匯流排與信號(hào)。簡(jiǎn)而言之，B4655A讓邏輯分析儀GUI得以快速地(以秒計(jì))在不同內(nèi)部信號(hào)之間切換。
測(cè)量：匯流排與信號(hào)的設(shè)定很重要利用邏輯分析儀進(jìn)行位數(shù)除錯(cuò)
探棒摘要
前述內(nèi)文中所提的設(shè)定匯流排與信號(hào)方法都著重于以目前的探測(cè)方法來(lái)設(shè)定匯流排與信號(hào)，但是，如果使用者必須由邏輯分析儀中拔除其DUT，以便讓另一個(gè)工程師使用，他可能會(huì)經(jīng)常需要重新將探棒以相同的方式重新連接，如此儲(chǔ)存於其邏輯分析儀檔案中的匯流排/信號(hào)設(shè)定才能繼續(xù)使用。
所以邏輯分析儀的探棒摘要功能是針對(duì)簡(jiǎn)化此程序而設(shè)計(jì)的，而探棒摘要的目的是告訴使用者，如何在目前的匯流排/信號(hào)設(shè)定基礎(chǔ)下，連接探棒。例如，在圖9中，探棒摘要告訴使用者如何利用浮動(dòng)導(dǎo)線(沒(méi)有連接已定義探棒的匯流排或信號(hào)會(huì)被假設(shè)是透過(guò)浮動(dòng)導(dǎo)線所連接的)連接匯流排與信號(hào)。可以列印這個(gè)畫面，以便更簡(jiǎn)易地重新連接浮動(dòng)導(dǎo)線。
這個(gè)探棒摘要同時(shí)也說(shuō)明了如何如圖10所示地，重新連接探棒。在這個(gè)范例中，E5346A探棒可以重新連接至稱為J1的接頭與連接至Odd接盒接線的接盒A1，及連接至Even接盒接線的接盒A2。
邏輯分析儀新探測(cè)方法大幅
簡(jiǎn)化匯流排與信號(hào)的設(shè)定
當(dāng)邏輯分析儀的新探測(cè)方法出爐時(shí)，新的設(shè)定匯流排與信號(hào)策略也會(huì)同時(shí)出現(xiàn)。即使邏輯分析儀長(zhǎng)久以來(lái)都被認(rèn)為很難設(shè)定，幸運(yùn)的是，邏輯分析儀的加強(qiáng)功能可以透過(guò)新的策略(如顯示接頭接腳、匯入ASCII Netlist、FPGA動(dòng)態(tài)探測(cè)及探棒摘要)等，已經(jīng)可以大幅簡(jiǎn)化匯流排與信號(hào)的設(shè)定。
總而言之，這些加強(qiáng)功能讓設(shè)定匯流排與信號(hào)的工作變得容易許多，這可減輕利用邏輯分析儀辨識(shí)數(shù)位除錯(cuò)問(wèn)題的負(fù)荷。
