在21世紀(jì)中,微處理器制造商不再依賴于持續(xù)縮小的設(shè)計規(guī)則,而是利用多核實(shí)現(xiàn)并行計算。然而,存儲器芯片架構(gòu)卻并未跟進(jìn),據(jù)從事密碼破解的研究人員稱,他們已經(jīng)創(chuàng)造了一種面向21世紀(jì)的存儲器芯片架構(gòu),這種架構(gòu)利用并行方法實(shí)現(xiàn)與多核微處理器的配合,從而并發(fā)訪問多顆存儲器芯片。
“我的設(shè)計廣泛借用了來自當(dāng)今現(xiàn)代多核CPU的技術(shù),”Joseph Ashwood說道。他是位于加州Gilroy的一位獨(dú)立安全密碼專家,在2001年前他曾任位于加州Santa Clara的Arcot Systems公司的主任密碼專家。“利用并發(fā)技術(shù)的發(fā)展,我的存儲器架構(gòu)具有一些與光纖通道一樣的功能。”
據(jù)Ashwood透露,他的架構(gòu)在存儲器芯片上給位單元提供并行訪問的能力,這種架構(gòu)能夠被應(yīng)用于任何存儲器芯片的位元,從而打破了限制非易失性存儲媒介—像閃存—的瓶頸。Ashwood的存儲器架構(gòu)是通過在一顆芯片上把智能控制器電路集成在存儲器陣列旁邊來實(shí)現(xiàn)的,從而為存儲器陣列提供幾百個并發(fā)過程來并行訪問存儲器,因此,提高了吞吐量并進(jìn)一步縮短了訪問時間。
“我們采取新方法來集成存儲器,其中,若干新單元借用了我在密碼學(xué)方面的經(jīng)驗。我基本上采用非常深奧的密碼編碼技術(shù)來創(chuàng)建存儲器架構(gòu),從而得到非常快速以及緊湊的、獨(dú)一無二的新設(shè)計。創(chuàng)建這些新單元獲得了許多好處,特別是在并發(fā)訪問能力上,讓幾百個存儲器能夠同時工作,”Ashwood說道。
“例如,與DDR相比,我的架構(gòu)深入到芯片內(nèi)部,并識別位元是如何被訪問的,因此,更有效率地利用了位元,”他補(bǔ)充說,“傳輸率更快,例如,目前DDR II DRAM每秒僅僅達(dá)到12GB的速率,而我們的架構(gòu)當(dāng)采用閃存時能夠每秒傳輸16GB,并且與PRAM或任何其它非易失性半導(dǎo)體存儲器單元兼容。”
聽起來不錯,真的嗎？當(dāng)Ashwood描繪許可這一技術(shù)時,位于紐約的J.L. Associates的創(chuàng)始人JoAnne Leff考慮也是這個問題,因此,她把設(shè)計送往卡內(nèi)基梅隆大學(xué)做確認(rèn)。
“我們持懷疑態(tài)度,當(dāng)然,卡內(nèi)基梅隆大學(xué)向我們證實(shí)說,Ashwood的存儲器架構(gòu)確實(shí)在存儲器設(shè)計上取得了突破,”Leff說,“現(xiàn)在,我們想把它許可給涉及這一技術(shù)的應(yīng)用的所有主要玩家,不僅僅要改善每一個存儲器芯片的性能,而且要讓用戶快速、并行地訪問固體驅(qū)動器。”卡內(nèi)基梅隆大學(xué)為J.L. Associates做的評價稱,利用非易失性存儲器芯片的固體驅(qū)動器是一種特別好的應(yīng)用,而Ashwood的存儲器架構(gòu)通過改善現(xiàn)在以及將來的性能可使非易失性存儲器—如閃存—市場煥發(fā)新生,因為擴(kuò)展到更大的容量會提供并發(fā)訪問能力。
“這種新技術(shù)使得在單一非易失性芯片上實(shí)現(xiàn)并行數(shù)據(jù)存儲以及訪問成為可能。由這種技術(shù)創(chuàng)建的可擴(kuò)展性提供了較高的訪問速度,并在單一芯片水平上以較高的存儲容量存儲數(shù)據(jù)。利用片上電源管理,該技術(shù)真正使需要為不同的高容量非易失性存儲器件提供片上高速數(shù)據(jù)傳輸?shù)膽?yīng)用成為可能,”卡內(nèi)基梅隆大學(xué)在評價中說,“許多人—如Gordon Bell—已經(jīng)預(yù)測到2015年,諸如PDA和蜂窩電話這樣的設(shè)備將需要采用至少1TB的非易失性存儲容量。這種存儲器技術(shù)發(fā)明為滿足那個要求提供了一種解決方案。”
然而,Ashwood承認(rèn),他的存儲器架構(gòu)存在兩個缺點(diǎn)。首先,它仍然僅僅是一種基于頁面訪問方式的設(shè)計。他計劃與獲得許可的人一道,在他們的存儲器陣列上實(shí)現(xiàn)這一設(shè)計,但是,迄今為止,僅僅完成了一次軟件仿真。
“我已經(jīng)充分地開發(fā)了這種存儲器芯片架構(gòu),并且我已經(jīng)運(yùn)行了軟件仿真來驗證那是管用的,但是,迄今為止,我尚未完成電信號層面的仿真,那類細(xì)節(jié)取決于最終獲得該技術(shù)許可的人。”
第二個缺點(diǎn)在于,Ashwood存儲器架構(gòu)的并行訪問開銷稍微放慢了對各個存儲器單元的存儲器訪問時間,但是,這種缺點(diǎn)被它的許多并行訪問通道彌補(bǔ)了,Ashwood說道。“例如,如果NAND閃存芯片目前具有20-50納秒的訪問時間,加上我的架構(gòu)會把訪問時間增加到50-70納秒,”他說。“但是,要記住,在那段時間期間,可以并發(fā)進(jìn)行100次或更多其它存儲器檢索操作,從而把有效訪問時間縮短為每次檢索僅僅為幾納秒。”
去年底,Ashwood為他的存儲器架構(gòu)申請了專利,但是,芯片制造商可以在專利被授予之前實(shí)現(xiàn)其設(shè)計,于是,他選擇把大多數(shù)架構(gòu)保密,直到明年改專利被授予為止。“這種架構(gòu)是如此易于實(shí)現(xiàn),以至于芯片制造商可以在少至三個月的時間內(nèi)推出可工作的原型,”Ashwood說道。然而,Ashwood已經(jīng)透露了其功能的主要輪廓—改造存儲器層次以實(shí)現(xiàn)對芯片數(shù)據(jù)的并行訪問,他還描述了它的特點(diǎn)并與DRAM以及硬盤做了性能比較。
“在傳統(tǒng)的存儲器架構(gòu)中,存儲陣列添加的位元越多,性能退化越大；而在我們的存儲器架構(gòu)中,性能隨著位元的增加而提高,”Ashwood表示,“例如,因為采用了我們的存儲器架構(gòu)的縮放方式,如果你把我們的存儲器芯片的容量加倍,那么,其速度也比以前增加一倍。”開銷是低的,根據(jù)Ashwood透露,存儲器芯片的裸片面積僅僅增加大約3%。
“現(xiàn)有的閃存單元已經(jīng)非常稠密,它們應(yīng)該能夠在小于1立方英寸的體積內(nèi)容納1TB的數(shù)據(jù),”Ashwood說道,“問題在于,它們的良率會下降到30%,而速度僅僅為32MB/s。利用我們的技術(shù),相同的閃存單元容許獲得最高90%的良率以及每秒16億字節(jié)的速率。”
如果利用具有多閃存芯片的Ashwood存儲器架構(gòu),使之配置為固體盤(SSD),那么,面積就不是增加3%。每一塊存儲芯片的裸片面積可能實(shí)際上比現(xiàn)在要小,因為對SSD的訪問電路—在驅(qū)動器上—對所有存儲器芯片均是通用的,他說。
利用這種存儲器架構(gòu),也將增加驅(qū)動器的壽命,Ashwood表示。閃存單元在燒毀以前僅僅能夠承受大約10萬次燒錄。通過在頁面重新分配中提供更大的靈活性,他說,Ashwood存儲器架構(gòu)能夠把驅(qū)動器的壽命提高大約500倍。
