發布日期：2022-04-22 點擊率：87
隨著物聯網 (IoT) 逐漸需要執行更為復雜的任務，物聯網端點的存儲器需求隨之增加，尤其是執行高級邊緣計算的端點。不過，片上微控制器閃存的上限約為 1 兆位 (Mbit)，而許多高端物聯網端點的存儲器需求通常是其數倍之多。
傳統的解決方案是利用外部閃存芯片擴展微控制器的程序存儲器，但是存儲器要求高達 8 Mbit 或更大時，往往就必須使用片外存儲器。
因此，在許多情況下，設計人員最好干脆忽略片上閃存，而使用無閃存微處理器（即無 ROM 微控制器），搭配外部高速八線 SPI 芯片內執行 (XiP) 閃存芯片，從而顯著降低微控制器成本，同時加強可擴展性以提高設計保障。由于增加了高速八線存儲器接口，因而無需再擔心存儲器訪問時間。
本文介紹了無 ROM 微控制器和外部存儲器，探討了在需要大容量程序存儲器的物聯網端點和嵌入式系統中如何使其成為可行選擇。此外，本文還以 NXP Semiconductors 的無 ROM 微控制器和 Adesto Technologies 的八線 SPI XiP 閃存芯片為例，介紹了如何應用這一概念。
中低性能的物聯網端點大多使用微控制器來管理端點，固件存儲在片上閃存中。由于增加了額外的應用代碼、無線 IP 通信堆棧和增強安全代碼，因而固件也需擴展。代碼擴展可以在開發階段進行，也可在現場更新時實現。
如今，部分物聯網端點需要執行更多計算功能。這些物聯網端點需要執行傳感器融合算法、數據插值、模式或圖像識別，以及日益復雜的人工智能 (AI) 計算等復雜任務，而非只是通過網絡將原始或部分處理的傳感器數據傳輸至中央計算機進行處理。
因此，中央計算機僅僅只接收物聯網節點的本地處理結果，而非原始傳感器數據的所有字節，從而減少無線網絡流量。射頻發射器可能是物聯網端點中功耗最大的組件，因此邊緣計算往往可以延長電池供電端點的電池續航時間。
除此之外，需要現場更新的系統還面臨其他存儲器挑戰。常規系統的存儲器需求至少是預估程序存儲空間的兩倍，以便處理現場更新。這樣既能包含現有的程序存儲器，又可處理所有無線 (OTA) 更新。某些系統可能需要預估程序存儲空間的三倍，剩余的存儲器分配給只讀出廠固件鏡像。若檢測到黑客攻擊或出現固件鏡像損壞等特定類型的系統故障，系統則可以加載出廠固件鏡像以恢復系統。
對于某些應用，存儲器擴展很快就會超過 1 Mbit 的嵌入式閃存上限，因而必須擴展外部存儲器。過去采用的解決方案是添加外部并行閃存芯片。不過，這一方案的缺陷是會占用微控制器約 36 個外部引腳，否則這些引腳就可用于應用 I/O。此外，這也浪費了印刷電路板空間，增加了電路板電磁干擾 (EMI) 的可能性。
除了使用并行總線外，還可使用串行外設接口 (SPI) 擴展程序存儲器。傳統 SPI 只用一條數據線路進行半雙工單比特傳輸，但是近年來，該接口已發展為支持兩條和四條數據線路，從而使數據吞吐量相應增加，最終使得連接大容量外部 SPI 閃存芯片成為可行之舉。
對于程序存儲器應用，傳統的雙線或四線 SPI 使用陰影閃存配置，將外部數據閃存復制到嵌入式靜態隨機存取存儲器 (SRAM)，再映射至程序存儲空間。這樣既能輕松擴展程序存儲器，又可由高速 SRAM 運行以提高執行速度。雖頗具優勢，卻也不乏缺點。由于閃存將根據需要復制到內部 SRAM，而內部 SRAM 容量有限，因此存儲器需以分頁模式訪問。盡管增加片上 SRAM 能克服這一瓶頸，但對于任何半導體而言，SRAM 都是最昂貴的模塊之一，因而此舉的缺點在于會顯著增加微控制器成本。
近來，SPI 已經演變成 XiP。SPI XiP 允許微控制器 CPU 直接通過外部 SPI 閃存執行固件代碼。在 SPI XiP 接口添加緩存可大幅提高程序執行速度。
最近，SPI XiP 的廣泛應用促使演化出支持八條數據線路的接口。這種八線 SPI XiP 接口的吞吐量顯著提高，運行速度遠高于片上閃存，高達 100 Mbit/s 以上。
這引發了一場倒退 30 年的不尋常演變。試想一下，某系統具有 1 Mbit 的片上閃存，以及可由八線 SPI XiP 接口訪問的 32 Mbit 外部程序閃存。容量如此小的片上程序存儲器引出了一個問題：若移除片上微控制器閃存，仍算是高性價比的系統嗎？
一直以來，人們普遍認為相較于具有外部閃存芯片的無閃存微控制器，使用閃存微控制器的中等性能系統性價比更高。直到近年，這一觀念才有所轉變。
如果移除片上閃存，自然會降低微控制器成本。經深入研究調查表明，若不再需要片上閃存，則僅用于閃存的工藝技術特性也可舍棄，從而降低制造工藝成本，進一步降低微控制器成本。于是，大約 30 年前推出的“無 ROM”微控制器又重現于世。現如今，我們稱之為無閃存微控制器。
NXP Semiconductors 的 MIMXRT1052DVL6B (RT1052) 是一款能夠充分利用閃存速度的高性能無閃存微控制器。RT1052 是 NXP 的 i.MX RT1050 處理器系列產品之一，基于 600 MHz 的 Arm? Cortex?-M7，具有 32 KB 的指令緩存和 32 KB 的數據緩存。這款微控制器移除了閃存，采用高速 CMOS 工藝技術不受內部閃存限制，從而實現 600 MHz 的時鐘速度。RT1052 具有高達 512 KB 的大容量 SRAM，可分區作為程序或數據存儲器使用。
該微控制器具有各種高端外設，包括 LCD 接口、支持高端相機的數碼相機傳感器接口 (CSI) 和像素處理流水線 (PXP)、用于數字音頻的 SPDIF 接口、兩個 USB OTG 接口、兩個 eMMC/SD 閃存卡接口、兩個 20 通道模數轉換器 (ADC) 和一個加密模塊。完整的外設列表如框圖所示（圖 1）。
圖 1：NXP 的 RT1052 具有各種高端外設，包括 SPI XiP 串行接口并支持數據加密。（圖片來源：NXP）
另一個選擇是 NXP 的 MIMXRT1051DVL6B (RT1051)。這款微控制器的功能與 RT1052 完全相同，但不具備 LCD 接口、CSI 和 PXP。
RT1052 具有 FlexSPI 接口，可使用雙線、四線或八線 SPI XiP 閃存接口執行代碼。為了增加固件的安全性，該微控制器支持通過 SPI XiP 連接加密程序存儲器，Adesto Technologies 的 ATXP032-CCUE-T 就是一個典型的加密存儲器實例。
Adesto 的 ATXP032-CCUE-T 是一款 32 Mbit 八通道閃存芯片，八條數據線路支持雙通道傳輸速率 (DTR) 模式下數據傳輸高達 266 MB/s，遠高于片上微控制器閃存。該閃存由 1.8 V 單電源供電，典型八線模式待機電流為 35 μA，支持的最高 SPI 時鐘速度為 133 MHz。
圖 2：Adesto 的 ATXP032-CCUE-T 閃存使用八線 SPI（I/O0 至 I/O7）與微控制器連接。SRAM 寫數據緩沖區可提高寫入閃存操作的性能。（圖片來源：Adesto Technologies）
在有效讀取閃存期間，ATXP32 電流消耗為 142 μA/MHz，外加 1 mA 電流開銷（典型值）。八線模式下，最高 SPI 時鐘速度為 133 MHz，電流消耗僅為 19.9 mA。
此外，ATXP032-CCUE-T 還支持標準 SPI 模式 0 和 3，以及四線 SPI 模式。256 字節的安全寄存器包含 128 字節出廠設置的唯一標識符，以及 128 字節的一次性可編程 (OTP) 存儲器，后者可用于存儲以太網介質訪問控制 (MAC) 地址或安全密鑰等設備信息。
ATXP032-CCUE-T 的存儲器布局值得注意，共分為四個存儲體，單個容量為 8 Mbit。內部邏輯已預先配置，因此主機微控制器可在某個存儲體中執行代碼，而在另一個存儲體中編程或擦除。這項操作對主機微控制器是透明的，無需特殊配置設置。
此外，ATXP032-CCUE-T 還有三個狀態和控制寄存器，可用于配置低功耗模式等器件工作參數，啟用或禁止 DTR 模式，以及設置標準、四線或八線 SPI 模式（默認為標準 SPI）。通過讀取狀態寄存器，可以指示編程或擦除操作狀態、低功耗狀態，以及是否有任何存儲器設置為寫保護。
將 RT1052 與 ATXP032-CCUE-T 連接在一起相當簡單（圖 3）。上電后，RT1052 開始在 96 KB 的片上引導 ROM 中執行代碼。引導 ROM 讀取 14 個引導模式配置引腳的狀態，這些引腳可用于選擇 RT1052 多個外部存儲器接口之一以連接程序存儲器。可選接口包括外部 eMMC 卡、micro SD 卡、常規外部并行接口和 SPI XiP（本例中使用 Adesto 的 ATXP032-CCUE-T）。
圖 3：NXP RT1052 無閃存微控制器具有八線 SPI XiP 接口，可輕松連接 Adesto ATXP032-CCUE-T。八線 SPI XiP 接口的操作對 Arm 內核是透明的。（圖片來源：Digi-Key Electronics）
RT1052 引導選項還包括從 USB OTG 或 UART 下載代碼并由 SRAM 執行。此外，在制造過程中，也可通過熔斷 RT1052 的內部保險絲來設置引導模式選項，而非使用引導模式配置引腳。只要 RT1052 的引導 ROM 啟用八線 SPI XiP 接口用于程序存儲器執行，程序就會立即執行。接著，Arm 內核會從 Adesto ATXP032-CCUE-T 執行固件，其方式與從外部并行閃存設備或內部閃存相同。
由于涉及高速數據傳輸，八通道串行閃存應放置在印刷電路板上盡可能靠近微控制器八線 SPI XiP 端口的地方。為了減少干擾，印制線長度不應超過 120 mm。與時鐘信號的距離應至少是印刷電路板印制線寬度的三倍，并且遠離其他信號以避免干擾。I/O[0:7] 雙向數據信號間距應保持在 10 mm 以內，以避免偏移。
鑒于對邊緣計算、OTA 更新及相關存儲器擴展性的需求，物聯網端點的存儲器需求隨之增加。在某些情況下，設計人員可能會發現在這些端點設備中使用無閃存微控制器是不錯的選擇。
如上所述，無閃存微控制器、高速接口和八線 SPI XiP 閃存芯片的進步，為開發人員提供了構建高性能、高性價比的物聯網端點或嵌入式系統的新選項，從而替代傳統基于閃存的微控制器方法。
下一篇： PLC、DCS、FCS三大控
上一篇： 射頻功率分配器和組合
