發布日期：2022-04-26 點擊率：45
【導讀】熟悉電磁兼容設計的工程師都知道，設計好時鐘電路是保證達到系統輻射指標的關鍵，時鐘電路EMC設計的好壞直接影響整個系統的性能。對于經驗豐富的工程師來說，在數字系統中有許多種方法可用于解決電磁干擾問題。
我們都知道時鐘源可以通過兩種方式產生電磁干擾。同步時鐘的重復特性以及沒有正確端接的線路都會產生電磁干擾。時鐘的能量是通過天線輻射進入電磁場的。這里指的天線包括各種形式：PCB線路、PCB返工線、未經充分屏蔽的元件、連接器、纜線(屏蔽或非屏蔽)以及未正確接地的設備等。在高速數字系統中，固定頻率的時鐘是主要的電磁干擾源。這是因為，這些時鐘總是在一個固定的頻率下工作，這將使能量增加到更高的級別。而非重復性信號或是異步信號不會產生如此多的電磁干擾。隨著更高的數據速率要求更快的時鐘頻率，信號的邊沿率(即上升時間和下降時間)也隨之提高。較快的邊沿率將使輻射信號的能量級別增加更多。導致電磁干擾的第二個原因是時鐘線路沒有正確端接。阻抗不匹配將會導致線路信號出現正向或負向的過沖，在這種情況下輻射能量將會增加，增加的幅度取決于正負向過沖的嚴重程度。如果嚴重的過沖導致了十到二十個節點，可能就無法通過FCC符合標準測試。
對于經驗豐富的工程師來說，在數字系統中有許多種方法可用于解決電磁干擾問題。設計者可以選擇屏蔽設計、信號過濾或是消除干擾源能量的方法來解決問題，這些方案可以單獨使用，也可以和其他方案配合使用。第一種方法為屏蔽，這并不是一種電氣解決方案，而只能稱得上是一種機械上的執行方案。屏蔽是采用金屬包裝的方式將元器件、電路、組合件、電纜或整個系統的干擾源包圍起來，防止干擾電磁場向外擴散。過去經常采用屏蔽方案，但是有時這種方案的成本較高；而且對于發熱量比較大的電路系統，加上屏蔽盒會影響散熱，沒有良好的散熱這對產品來說是非常致命的，過熱甚至會損傷器件或系統。還有，一旦在產品發布之前發現電磁干擾問題，如果采用屏蔽方案，屏蔽盒的安裝將成為一個難題。其他兩種方法為濾波和降低功率都是采用將產生電磁干擾輻射的線路隔離的方法。為了確定究竟是哪一條或是哪幾條線路導致了電磁干擾，應進行消聲室測試或是電磁干擾仿真。測試得到的輻射報告將確定在哪些頻率上的電磁干擾超標，這些頻率通常被稱為干擾點。一旦確定了這些頻率(以及其諧波頻率)，就可找到導致干擾的時鐘線路，這里可以從時鐘信號是否端接、時鐘驅動器的選擇、時鐘驅動器的選擇、降低時鐘邊沿轉換率來考慮。
因此針對時鐘電路的EMC設計，我們提出了如下的建議。由于目前已有許多以機械結構或是改變電路布局方式的電磁波干擾防治解決方案，但是這些解決方案都耗時費事，若能在電路設計上的小細節多加留意，就可以有效地預防電磁波噪聲的產生。時鐘信號若是沒有被正確的端接，或是時鐘器件具有快速的瞬時特性，都會產生大量的電磁波噪聲。若要控制電磁波噪聲的產生，必須考慮下列幾項原則：正確的端接所有的時鐘信號；盡量采用邊緣上升速率較低的時鐘緩沖器件；在時鐘線路中采用濾波電容；在高速的電路中采用時鐘擴頻技術。
除了以上運用的方法，我們還可以用一些措施來減小時鐘電路以及時鐘線路的電磁輻射，如時鐘信號走線長度盡可能短，線寬盡可能大，與其他線間距盡可能大，緊靠器件布局布線，必要時可以走內層；時鐘產生器盡量靠近使用該時鐘的器件。在某些情況下，可以采取對時鐘線路添加保護性線路，即在時鐘線兩邊鋪設兩條接地線進行屏蔽。時鐘電路和高頻電路是主要的干擾和輻射源，一定要單獨安排、遠離敏感電路。時鐘輸出布線時不要采用向多個器件直接串行地連接(稱為菊花式連接)；而應該經時鐘緩沖器分發后向多個器件直接提供時鐘信號。石英晶體下面以及對噪聲敏感的器件下面不要走線，且石英晶體振蕩器外殼要接地。時鐘線要嚴格地控制阻抗，如果能從內層走線則最好(可減小干擾)，盡量少用過孔。保證時鐘信號返回路徑的完整性，使信號返回路徑的環路面積最小，減小電磁輻射。各類時鐘IC芯片的接地引腳要就近接地。只要在電路設計上遵守這些簡單的規則，就可以最低的成本和最短的時間內有效地控制電磁波輻射，提高產品的競爭力。
下一篇： PLC、DCS、FCS三大控
上一篇： 20nm芯片強大在哪？在
型號：80140510
價格：面議
庫存：10
訂貨號：80140510
