發布日期：2022-07-14 點擊率：39
“在從推出樣片到量產的一年里,賽靈思在高低溫測試、ESD保護以及開發工具、參考設計等方面做了大量工作。”賽靈思亞太區Virtex解決方案高級市場經理鄒志雄表示。不過,雖然他強調“量產的FPGA意味著客戶現在可以放心地大量采用65nm FPGA進行整機產品制造。”但業內分析人士認為:65nm FPGA量產給嵌入式設計產業帶來的不僅僅是幾款FPGA,更是設計理念和方法學方面的革新。
65nm、45nm工藝扼殺了誰？
回顧90nm,65nm工藝節點半導體芯片量產情況,我們發現一個有趣的現象:在2005年90nm工藝大規模應用的時候,有眾多的公司宣布采用90nm工藝量產其產品,這些公司包括英特爾、AMD、TI、NXP、Freescale、IBM、ATI、NEC、三星、賽靈思、Altera等,而在今年,我們看到,在宣布采用65nm工藝量產的公司名單中,僅有英特爾、AMD、IBM、三星和賽靈思等寥寥幾個公司了。
針對這個現象,賽靈思公司亞太區銷售副總裁余養佳解釋道:“在工藝技術向65nm和45nm等更高節點演進中,芯片開發成本高的驚人,只有那些能在眾多客戶和設計間分攤成本的芯片企業才能承擔越來越昂貴的芯片制造和設計費用。”他透露,65nm芯片的開模費達到了400萬美元,而將來45nm芯片的開模費更會高達900萬美元。而且,相比于開模費,更先進工藝的研發費用會更高,比如設計45nm芯片時芯片廠商需投入的研發費用達2-5億美元。這些巨額的投入使得ASIC廠商,甚至是ASSP廠商都無力支持。以65nm工藝來說,一個ASSP/ASIC廠商需要至少一億美元才能保本,這對那些ASIC/ASSP廠商來說無疑是非常大的挑戰。
而這對FPGA廠商來說則是一種優勢。 “可編程器件,由于其工藝特點和商業模式,實際上是讓眾多的客戶和FPGA廠商一起來承擔這些巨額的研發費用。例如賽靈思有2萬多客戶,大家共同分攤45nm的2億美元成本,這樣實際上每個公司僅需承擔1萬美元,無疑九分擔了風險。”賽靈思亞太區高端產品市場經理梁曉明補充道:“這和ASIC/ASSP的模式有很大的不同。ASIC/ASSP需要通過一家或幾家公司來承擔高額的設計費用和開模費用,所以風險更大。”由此看來,未來半導體技術的發展,不但要解決工藝技術的難題,更要解決商業模式上的挑戰的,在這點上,賽靈思等可編程器件廠商已經在探索商業模式方面走出了困境。
余養佳透露到2008年左右,賽靈思就要推出45nm的FPGA產品,而且這個產品采用了創新的設計,可以將閃存、嵌入式處理器等其他器件整合進來,實現混合工藝與混合電壓,讓FPGA 變成一塊“虛擬母板”,工程師可以直接進行混合信號的設計。所以,我們可以大膽地預測,在45nm工藝時代,隨著成本的大幅度降低和性能迅速提升,可編程器件將在嵌入式設計領域擔綱重要的角色。目前,很多人還認為FPGA只適合做原型開發,其實這個觀念該轉變了。古人云“工欲善其事,必先利其器”,嵌入式設計工程師應當善用利“器”來解決自己面臨的設計挑戰。
圖1:賽靈思Virtex-5 FPGA實現量產。
可編程器件“化蛹成蝶”
從上世紀70年代第一款可編程器件誕生到現在,可編程器件已經走過了近30年的歷程。在這30年的發展中,可編程邏輯器件也從最初擔任膠合邏輯的角色蛻變成可編程系統平臺。以賽靈思的Virtex-5 SXT為例,該器件內有640個DSP slice,可以實現每秒3,520億次乘法累積運算!而且總體功耗低于10W!這讓我們真正體會到了高密度數字信號處理的應用前景!
目前,嵌入式設計已經從MCU時代進入DSP時代,各種海量數據需要高性能的數字信號處理器來完成。未來,一些激動人心的應用如軟件定義無線電(SDR)、高清晰視頻、智能IP監控、駕駛員助手等都需要由高性能數字處理器來完成海量數據的處理。例如,1992年,當SDR剛提出的時候,有人計算過如果需要每采樣點100次操作,對于一個系統帶寬為10MHz的系統,采樣頻率要大于25MHz,這就需要2,500MIPS的運算能力,由于當時DSP性能的因素,實現SDR還停留在理論階段。但是近兩年來,隨著FPGA在DSP性能上的提升,SDR已經實現了商用,已有公司推出了基于賽靈思和Altera公司FPGA的軟件無線電產品,對于這樣的飛躍,FPGA起到了關鍵的作用。
當然,通用DSP依然有旺盛的生命力,而且自身也在發展,TI已經宣布未來要推出100核的DSP產品,也在開發ASIC+DSP的SoC產品來應對設計挑戰。賽靈思公司中國區運營總經理吳曉東也指出:“在需要并行計算的領域,FPGA有自己的優勢。但是在需要符號處理的領域,DSP也有自己的優勢,所以DSP和FPGA會互相補充。”目前,在一些3G和WiMAX基站設計中,基本都采用了DSP+FPGA的模式。
鄒志雄透露,賽靈思正在規劃新的Virtex產品,該產品除采用新的工藝外,還有激動人心的新技術,會給嵌入式設計者帶來更多的驚喜。
如何利用FPGA“利器”？
有人指出FPGA的設計門檻太高,需要懂IC設計的人才能進行開發。針對這點,鄒志雄表示賽靈思已和第三方合作伙伴一起對FPGA設計工具進行優化,可以讓設計者以圖形化的方式進行開發。另外,賽靈思2006年還在深圳成立了亞太區通用產品部,該部總監張宇清表示成立這個部門的目的就是幫助客戶一起開發應用。
賽靈思有非常全面設計工具,分別用于邏輯設計、嵌入式系統設計以及DSP 設計。在邏輯設計的設計輸入方面,賽靈思支持當今最流行的設計采集方法,包括HDL和原理圖輸入、IP核集成,并為重復利用設計者的IP提供強大的技術支持；在綜合方面,賽靈思利用硬件描述語言(HDL)設計定義,并通過領先的第三方工具集成與賽靈思自己的XST工具生成了針對客戶目標芯片的邏輯與物理描述。
賽靈思平臺 FPGA目前可提供Power PC硬核和MicroBlaze軟核兩種形式內核用于嵌入式處理。其中MicroBlaze處理器是采用RISC架構和哈佛結構的獨立32位指令和數據總線,可以全速度執行存儲在片上存儲器和外部存儲器中的程序并訪問其中的數據。近日,在日立國際電氣(Hitachi Kokusai Electric)公司生產的KP系列工業相機中,就選用了賽靈思的65nm Virtex-5 LX FPGA器件,利用了32位MicroBlaze軟處理器來支持高性能圖像處理功能。鄒志雄表示,這些軟核都是免費授權給客戶使用的。
在FPGA XtremeDSP設計流程的每個階段,DSP 設計工具綜述可以根據客戶經驗及首選的設計環境選擇最佳的工具套件。除此之外,鄒志雄表示,賽靈思年初推出的ISE 版專門針對業界當前面臨的主要設計挑戰進行了優化,這些挑戰包括時序收斂、設計人員生產力和產品功耗。在ISE 中,新采用了SmartCompile技術,可在確保設計中未變更部分實施結果的同時,將硬件實現的速度再提高6倍；同時,ISE 還優化了其最新65nm Virtex-5平臺獨特的ExpressFabric技術；對于功耗敏感的應用,ISE 更是能把動態功耗平均降低10%。
鄒志雄透露,Virtex-5從工程樣片到量產的這一年里,賽靈思在設計工具、協議開發套件、通用開發板以及IP和參考設計方面積累了大量案例,僅就V5的開發板就有16種之多,力求為用戶開發提供更大的便利。
作者:張國斌 趙娟
